數位系統: Facebook OCP open Compute Project 架構

Facebook OCP (open C … 閱讀全文

數位系統: 硬碟控制卡的 MD2 尺寸 (DIGITAL SYSTEM Hard Disk Control Card Dimension)

為了能夠安裝在 2U 高度的 Serve … 閱讀全文

數位系統: SAS 硬碟控制卡有 external SAS port 與 internal SAS port 的差異 (DIGITAL SYSTEM Hard Disk Control Card)

SAS 硬碟控制卡 有 internal … 閱讀全文

數位系統: SGPIO 介面傳送硬碟 LED 燈號 (DIGITAL SYSTEM Hard Disk LED Control)

在 International Blin … 閱讀全文

邏輯設計: 善用 Pipe-line 與 Multiple-cycle Path 設計技巧處理長時延的資料路徑 (FPGA HDL Long Delay Data Path)

Pipe-line 可以說是最常用也是最 … 閱讀全文

數位系統: IEEE-1588 Slave Clock 向 Master Clock 對時 (Digital System Network Synchronization)

雖然實際的 IEEE-1588 時鐘同步 … 閱讀全文

邏輯設計: 優化 VHDL Verilog 程式碼與邏輯電路 (FPGA HDL Code Optimization)

永遠要仔細 Review HDL 程式碼 … 閱讀全文

邏輯設計: 切割大的 VHDL Verilog 狀態機成為多個小狀態機 (FPGA HDL Finite State Machine FSM)

狀態機 (FSM Finite Stat … 閱讀全文

邏輯設計: VHDL Verilog 計數器的設計考量 (FPGA HDL Counter Design Consideration)

邏輯設計之中, 計數器應該是最常用的功能 … 閱讀全文

邏輯設計: Verilog VHDL 狀態機原理與設計 (FPGA HDL FSM Finite State Machine Design)

數位 IC 設計最重要的控制功能都是用狀 … 閱讀全文

邏輯設計: VHDL Verilog ARM AXI 的 overlapping read burst 提高 DDR 記憶體讀取效率 (FPGA HDL DDR Memory Read Efficiency)

ARM AXI 規格中有一個 overl … 閱讀全文